SJ/T 11702-2018 半导体集成电路串行外设接口测试方法.pdf
文档页数：11文档大小：12.65MB文档格式：pdfICS31.200 L56 备案号： SJ 中华人民共和国电子行业标准 SJ/T11702—2018 半导体集成电路 串行外设接口测试方法 Semiconductor integrated circuits Measuring methods for serial peripheral interface 2018-02-09发布 2018-04-01实施 中华人民共和国工业和信息化部发布 SJ/T11702—2018 前言 本标准按照GB/T1.1一2009给出的规则起草. 请注意本文件的某些内容可能涉及专利.本文件的发布机构不承担识别这些专利的责任. 本标准由全国半导体器件标准化技术委员会集成电路分技术委员会(SAC/TC78/SC2)归口. 本标准主要起草单位：中国电子技术标准化研究院，深圳市国微电子有限公司，北京兆易创新科技 股份有限公司. 本标准主要起草人：钟明琛， 胡海 张驰，李可，李锟，宋博伟，陈大为，郭 海忠，高硕. SJ STANDARDS SJ/T11702—2018 半导体集成电路 串行外设接口测试方法 1范围 本标准规定了半导体集成电路串行外设接口测试方法. 本标准适用于半导体集成电路串行外设 及功能验证. 2规范性引用文件 下列文件对于水 是必不可少的.凡是注日期的引用 风期的版本适用于本文件. 凡是不注日期的用 其最新版本（包括的修改单）适用于 GB/T1757A天9 8 半 第2部分：数 果成电蹄 3术语和定义 下列术语和定义适用于 3.1 TECHNO 串行外设 SJ serial 器件间总实协议，实现芯 个主机 云 步付钟，选择对应的 从机寻址.主要用在EEPROM FLASH 实时时钟，模数(AD)转换器. 3.2 SPI总线SP 8 一种高速、同步 、全双工的通信总线.以主从方式工作，在芯片管脚上占用四根线.它们分别是数 据输入(SD)、数据输出(SDO)、时钟(SCLK)、片选(CS).其各自定义下所： a) 数据输入(SD: 设备输出数据，输入从设备， b)数据输出(SDO):由从凌备输出数据，物入主设备 成数据传输； c)时钟(SCLK):由主设备产生，提供时脉的 d)片选(CS):由主设备控制的信号.可以控制芯片是否被选中，只有片选信号为预先规定的使能 信号时，对此芯片的操作才有效. 4一般要求 4.1SP1总线协议 SPI总线是一种高速的、全双工同步串行总线.SPI总线是一个环形总线结构，由CS、SCLK、SDI、 SDO构成，时序简单，在同步时钟SCLK的控制下，两个双向移位寄存器进行数据交换.SCLK上升沿 发送、SCLK下降沿接收、高位先发送.SCLK上升沿到来的时候，主设备的SDL上的电平将被发送到从 1 ...
本文来自残陌浩空投稿，不代表文丁图集立场，如若转载，请注明出处：https://www.2b34.com/blog/92585.html
微信扫一扫 
